W opisach będą się pojawiały odwołania do tabel lub ilustracji w dokumentacji producenta. O ile nie będzie zaznaczone inaczej, odnoszą się one do noty katalogowej kontrolera ATmega8. Tu jest w formacie pdf  lub jako skompresowane archiwum(rar). W tekście wielokrotnie będą używane terminy: ustawienie bitu  –  oznacza zapisanie jedynki zerowanie bitu – oznacza zapisanie zera.

Przetwornik AC

• Napięcie zasilania układu przetwornika dołączone do wyprowadzenia AREF i podłączenie kondensatora między AREF i GND.
• Napięcie z wewnętrznego źródła napięcia odniesienia o nominalnej wartości 2,56V i podłączenie kondensatora między AREF i GND.
• Dołączenie zewnętrznego źródła napiecia Vref do wyprowadzenia AREF. Połączenie to jest wykonywane przez klucz elektroniczny wewnątrz układu scalonego po wybraniu przez nas tej opcji.

Wiele osób z wygody wybiera napięcie zasilające 5V jako Vref. Należy pamiętać, że stabilizatory typu 7805 nie są najlepszymi źródłami napięcia odniesienia i uzyskanie wiarygodnego wyniku przy dziesięciobitowej rozdzielczości jest, moim zdaniem, wątpliwe. Z kolei trzeba mieć na uwadze, że wewnętrzne napięcie odniesienia, zgodnie z dokumentacją (tabela 103), może zawierać się w przedziale 2,3 do 2,7V. Stosowanie go zmusza nas do indywidualnej kalibracji każdego wykonanego układu. Zaletą jest, że jest ono bardzo stabilne (w porównaniu do napięcia zasilającego). Przy większych wymaganiach co do dokładności najlepszym wyjściem jest stosowanie zewnętrznego żródła Vref. W zależności od precyzji i stabilności układu jest to koszt kilku, kilkudziesięciu zł. Wszystko zależy od tego co mierzymy i jaka dokładność jest nam rzeczywiście potrzebna. Jeśli potrzebujemy naprawdę dziesięciobitowej dokładności to i tak należy zastosować specjalizowany przetwornik AC o rozdzielczości co najmniej dwunastobitowej. Należy pamiętać aby napięcie na wejściu przetwornika nie przekraczało wartości napięcia odniesienia, a w żadnym przypadku wartości napięcia zasilającego kontroler.

Kilka słów o rejestrach przetwornika AC.

Rejestry ADCL i ADCH.

Dziesięciobitowy wynik przetwarzania jest zapisywany w rejestrach ADCL i ADCH. Możliwe są dwa sposoby zapisu wyniku. Pierwszy to osiem młodszych bitów (0 do 7) do rejestru ADCL i pozostałe dwa (8 i 9) do rejestru ADCH. Jest to domyślny sposób. Pokazuje to poniższa tabelka.

Drugi to dwa najmłodsze bity do rejestru ADCL (0 i 1), a pozostałe osiem do rejestru ADCH. Tak jak w tej tabelce.

Możliwy jest odczyt oddzielnie bajtów ADCL i ADCH jak również całego słowa ADC. Teraz przejdźmy do rejestrów sterujących zachowaniem się przetwornika. Mają one nazwy ADMUX i ADCSRA.

Rejestr ADMUX

• MUX0 do MUX3  –  Bity wyboru wejścia analogowego. Wejście wybrane kombinacją tych bitów jest dołączone do przetwornika. Zobacz tabelę 75 w dokumentacji dla ATmega8.
• ADLAR   – Bit wyboru sposobu zapisu wyniku w rejestrach ADCL i ADCH. Fabrycznie ustawiony na „0” czyli zapis jak w pierwszej tabelce.
• REFS0 i REFS1- Wybór źródła napięcia odniesienia. Możliwe ustawienia są podane w tabeli poniżej. Jest to tabela 74 z dokumentacji ATmega8.

>

Rejestr ADCSRA

• ADPS0 do ADPS2   –  Tymi bitami definiujemy pożądaną relację między częstotliwością zegara sytemowego XTAL, a częstotliwością przebiegu taktującego przetwornik. Zobacz tabelę 76 dokumentacji ATmega8.
• ADIE   –  Zezwolenie na przerwania od przetwornika AD.
• ADIF   – Bit, który jest ustawiany po zakończeniu przetwarzania i po zapisaniu rejestrów ADCL i ADCH. Jeśli ADIE jest ustawiony i był ustawiony bit „I” rejestru SREG wówczas zakończenie przetwarzania wywołuje przerwanie „ADC Conversion Complete”.
• ADFR   – Jeśli ten bit jest ustawiony, wówczas przetwornik pracuje w trybie, w którym ciągle obywa się próbkowanie, przetwarzanie i zapisywanie wyniku (Free Running mode). Wyzerowanie ADFR przerywa ten tryb pracy.
• ADSC   –  W trybie jednokrotnej konwersji należy każdorazowo ustawić ten bit dla rozpoczęcia konwersji. W trybie ‚Free Running mode” również należy go ustawić dla rozpoczęcia pierwszej konwersji. Pierwsze przetworzenie po ustawieniu ADSC i zezwoleniu dla ADC, lub jeśli ADSC był ustawiony razem z zezwoleniem dla ADC zajmuje 25 cykli zegarowych przetwornika podczas gdy normalnie 13, ponieważ w tym czasie następuje inicjalizacja przetwornika. ADSC pozostaje w stanie wysokim dopóki trwa przetwarzanie. Po zakończeniu konwersji bit jest zerowany. Zerowanie tego bitu (jeśli konwersja jest w toku) nie daje żadnego rezultatu.
• ADEN   – Ustawienie go zezwala na pracę przetwornika, a wyzerowanie wyłącza go. Wyłączenie ADC podczas wykonywania konwersji przerywa ją.